This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-264672

(43)公開日 平成5年(1993)10月12日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 1 R 31/302 1/06	F			
1/067	r D			
•	T.	9214-2G		
31/26	J		G 0 1 R	31/28 L
		6912-2G		81/26 E E E E E E E E E E E E E E E E E E E
(21)出願番号	特顧平5−21863		(71)出願人	590000400
				ヒューレット・パッカード・カンパニー
(22)出願日	平成5年(1993)1	月14日		アメリカ合衆国カリフォルニア州パロアル
	•			ト ハノーバー・ストリート 3000
(31)優先権主張番号	820,711		(72)発明者	デビット・テー・クルック
(32)優先日	1992年1月14日			アメリカ合衆国コロラド州ラブランド,ア
(33)優先権主張国	米国(US)			ベイタ・コート 2331
			(72)発明者	ジョン・エム・ヒューマン
				アメリカ合衆国コロラド州ラブランド,グ
				ロリア・コート 1518
			(74)代理人	弁理士 長谷川 次男
				最終頁に続く


(54) 【発明の名称】 容量結合プローブ、信号捕捉方法及び試験システム

(57)【要約】

【目的】高密度実装基板のインサーキット信号捕捉を非 接触でおこなう。

【構成】内部導体306を外部導体308で包囲した構造を、 回路導体の方法に合わせた大きさで構成する。内部導体 と回路導体は小さな容量(10~100fF)で結合している。 内部導体306に検出した信号は近接後続する増幅器で増 幅される。また波形再生のため再生回路をさらに後続す ることもできる。





【特許請求の範囲】

【請求項1】後記(イ)及至(ハ)を含む回路導体から の電気信号を捕捉するための容量結合プローブ。

(イ) 前記電気信号を容量性結合により検出し、検出出 力を出力する検出手段、(ロ)前記検出手段に接続さ れ、前記検出出力を受信して増幅し、増幅された信号を 出力する増幅手段、(ハ)前記増幅手段に接続され、前 記増幅された信号を受信して、前記電気信号の再生信号 を出力する再生手段。

【請求項2】前記検出手段がプローブチップを有し、該 プロープチップは内部導体とシールド導体とを有し、前 記検出手段の活性領域を定めるように、前記シールド導 体が前記内部導体を包囲するようにされた、請求項1記 載の容量結合プローブ。

【請求項3】 前記増幅手段を前記容量結合プローブのボ ディの内部で前記プローブチップに近接して配置された ことを特徴とする請求項1記載の容量結合プローブ。

【請求項4】後記(イ)及至(ハ)を含む回路導体から 電気信号を捕捉するための容量結合プローブ。

(イ) 内部導体と該内部導体を実質的に包囲するシール ド導体とを含み、前記電気信号を前記回路導体から容量 性結合により検出して検出出力を発生するための活性領 域を有するプローブチップ、(ロ)前記プローブチップ に機械的に結合されたプローブボディ、(ハ)前記プロ ープボディ内で前記プロープチップに近接して配置さ れ、前記プローブチップに電気的にも接続されて、前記 検出出力を受信し、増幅して、増幅された信号を出力す るための増幅回路。

【請求項5】前記増幅回路の帯域幅が500MH2以上 で、入力容量が10pF以下であることを特徴とする請 30 求項4記載の容量結合プローブ。

【請求項6】後記(イ)及至(ハ)のステップを含む回 路導体から電気信号を捕捉するための信号捕捉方法。

(イ) 前記回路導体の隣接回路導体からのクロストーク から前記電気信号を識別できるように寸法を定めた容量 結合プロープにより前記回路導体をプロービングして電 気信号を容量性結合により検出して検出出力を出力する ステップ、(ロ)前記検出出力を増幅して増幅された出 力を生成するステップ、 (ハ) 前記増幅された出力から 前記電気信号を再生するステップ。

【請求項7】後記(イ)及至(へ)を含む試験システ **L**.

(イ) 被試験回路に直流電源を供給するための電源手 段、(ロ)試験信号を発生するための信号源手段、

(ハ) 前記試験信号を前記被試験回路の第1の回路導体 に導入するための相互接続手段、(二)前記被試験回路 の第2の回路導体からの電気信号を容量性結合により検 出して検出出力を発生する検出手段、(ホ)前記検出手 段に接続され、前記電気信号を受信するための測定手 段、(へ)前記信号源手段と前記電源手段と前記相互接 50 かないことがある。

統手段と前記検出手段と前記測定手段、の動作を制御す

【発明の詳細な説明】

るための制御手段。

[0001]

【発明の技術分野】本発明は、広義には電子回路の通電 試験の技術分野に関係し、より詳しくは、非接触試験信 号捕捉技術に関する。

[0002]

【従来技術と問題点】従来、プリント回路基板の自動試 験ににおいては、入力信号をプリント回路基板(PC B)の外部入力に供給し、出力信号をPCBの外部出力 から取出して観察する機能試験が行われる。また、この 種の試験は、「エッジコネクタ機能試験」としても知ら れており、複合した回路の場合は非常に複雑になること があり、限られたダイアグノスティックス(診断情報) しか得られない場合がある。従って、最近の試験では、 このような従来の機能試験を効率的で柔軟性に優れたイ ンサーキット試験で補完し、さらには機能試験に代えて インサーキット試験を行う場合もある。

【0003】インサーキット試験は、PCB上の各ディ ジタル集積回路(IC)の性能を独立の機能単位として 互いに独立に試験する一種の機能的回路試験である。こ の試験を行うためには、テスタは、入力信号を直接DU T (被測定デバイス) の入力に供給しなければならず、 またDUTの出力にアクセスしてその出力応答を観察し なければならない。これによって、各ディジタルIC は、あたかも他の回路から電気的に分離されているかの 如く試験することができる。その結果、インサーキット 試験では優れたダイアグノスティックスを得ることがで

【0004】さらに、デバイスは独立して試験されるの で、一般的な多くのディジタルICの試験については、 前もってまとめてプログラムしてライブラリに記憶して おき、必要の都度呼び出して使用することができる。こ のプリプログラムされた試験は何回も繰り返して使用す ることができるので、試験生成を大幅に簡単化すること ができる。

【0005】インサーキット試験に必要なノードアクセ スはいわゆる「深針ベッド(剣山)(bed-of-n ails)」ジグを用いて行うことができる。「深針べ ッド(剣山)」は、PCB表面上のパッドまたはトレー スに接続されたデバイス I / O (入出力) ピンと直接オ ーミック接触(オーム性接触)するばね装荷された複数 の導電性プローブを有する。そのためには、試験アクセ スを必要とする各ノードはPCBの表面になければなら ず、かつ個々のテストプローブが各ノードと物理的に接 触する(すなわちオーミック接触する)ことができるだ けの十分な寸法を有しなければならない。このような物 理的接触ができないと、インサーキット試験がうまく行 【0006】上記のような試験アクセスができないということこそ、まさしく今日の試験関係技術者が直面している問題である。電子回路のコンポーネントの小形化及び実装密度の増大によって、ノードへのアクセス性が著しく小さくなり、試験信号の取出しがますます困難になってきている。回路の設計技術者は極微小ピッチの多層PCBに高密度のコンポーネントを実装しようとするが、そのため多くの導体がアクセスできなかったり、あるいは小さ過ぎて、従来のプロービング技術では接触できない等の問題が生じている。

【0007】例えば、従来の中規模集積回路(MSI) チップは大規模集積回路(LSI)チップ及び超大規模 集積回路(VLSI)チップに取って代わられた。これらのチップのパッケージは、従来のデュアルインライン パッケージに加えて、ハイブリッドパッケージ(すなわち共通のセラミックまたはシリコンサブストレート上に 未パッケージのシリコンチップを実装する)、TAB (テープオートメーティッド・ボンディング)及び表面 実装技術が用いられている。最新の技術水準はVLSIをはるかに上回る集積度に向かっている。その結果、使 20 用クロック速度が増大して(例えば108 Hz以上)、新たに複雑な実装上の問題が発生し、これがマルチチップモジュール(MCM)の開発につながった。

【0008】MCMは、共通のサブストレートに実装された複数のシリコンダイを含むハイブリッド(混成)アセンブリである。この技術では、チップ上に電極配線系を形成するのに用いられるのと同じプロセスを用いて、サブストレート上のチップ間相互接続配線を形成することができる。MCMによれば、より多くのチップを相互により近接させて実装することによって、より大きい入30出力速度及びより大きい信号処理速度に対応することが可能となる。これは、薄膜マイクロリソグラフィ法によって形成される細線多層相互接続機構を用いることにより達成される。

【0009】これらの最新技術は、試験アクセス性を犠牲にしてより大きな実装密度を達成した。その結果、設計技術者は、もはや回路の試験技術者に対して必要なノードアクセス性を保証することができなくなっている。

【0010】多くのノードは、トラップ状に多層PCBの内層に設けられている。ノードがICのI/Oピンに 40なっている場合も、微細ピッチというICの幾何学的条件の故に、接触型プローブによるプロービングができないことがある。

【0011】これらの問題は、試験技術者に効果的なインサーキット試験を断念して、これより複雑なエッジコネクタ機能試験に逆戻りすることを強いている。しかしながら、エッジコネクタ機能試験も、コンポーネントレベルのダイアグノスティックスを得ようとする場合は、ある程度内部ノードアクセスを必要とすることが頻繁にある。例えば、エッジコネクタ試験によってPCBに障 50

1

審があることが明らかになった場合は、問題の原因を見付け出すために、規定範囲外の出力から回路を通して「遡及追跡(backtrace)」を行うことが望ましいことが度々ある。これを行うためには、内部ノードでしか得られない出力にアクセスすることが必要となる。従って、エッジコネクタ機能試験に戻ることによりアクセスの問題は軽減されるが、これによってアクセスの問題がなくなる訳では決してない。

【0012】しかも、上記のような遡及追跡は手作業で10 行われることが多い。そのため、オペレータはプローブをバッドまたはその他のテストポイントと物理的接触させて保持することが必要である。今日の微細ピッチの幾何学的条件では、これは実際上不可能である。例えば、TABデバイスは、リード線の中心間距離10ミル(すなわち1インチの1000分の10)以下のことがしばしばある。このような寸法では、リード線を識別することは困難であり、プロービングすることはそれにもまして困難である。

【0013】接触型プロービングによって引き起こされるもう一つの問題は、接触させるのに必要な物理的力が開路を実際上閉じてしまう(例えば「コールド(cold)」はんだ接合部で閉じる)場合があるということである。この場合は、見付け難い誤接続を生じる可能性がある。

【0014】これらの従来のプロービング技術によって発生するさらにもう一つの問題は回路負荷の問題である。プローブによって回路に与えられる負荷は、検出中の信号を劣化させ、その結果試験が無効になることがある。例えば、1.0pFというような小さい容量性負荷であっても、一部の高周波回路を乱すのに十分な場合がある。

【0015】非接触試験信号捕捉方法は、「マイクロプ ロセッサ及びマイクロシステム(Microproce ssors and Microsystems) J V o. 16第2号69~71ページのG. エッチンガー (Ettinger) 等による「非接触試験信号捕捉 法」という論文に記載されている。その中で、エッチン ガー等は、ディジタル信号は容量結合によって検出する ことができるということを述べている。信号を伝達する ソースワイヤより信号を取出すためには、ピックアップ ワイヤをソースワイヤに巻き付けるか、またはばねクリ ップをソースワイヤの回りにクランプする(例えば7m mの距離にわたって)。PCBからの信号検出のために は、平板状の容量性接点をトレース(例えば、5mm間 隔で1.5mm幅のトレース)の上方に位置させてPC Bに固定する。各ピックアップリードを、飽和型受信 器、電界効果トランジスタ(FET)のゲートあるいは CMOS論理ゲートに接続して、信号検出/増幅を行 う。この方法は、10KHz及至10MHzの周波数範 囲のディジタル信号を検出することが可能であると説明

õ

されている。

【0016】不都合なことに、上記のエッチンガー等の開示技術は、最新の回路試験に付随する問題の解決には適用することができない。まず、エッチンガー等が述べているピックアップリード(すなわちプローブ)は、サイズが大き過ぎて、最近の回路では使用することができない。今日の超微細トレースの幾何学的条件下でプロービングするためには、同様の寸法(例えば直径が0.1~0.254mmのオーダの寸法)を持つ超微細プロープチップを用いることが必要である。しかしながら、従 10来は、このように寸法が小さいと、信号捕捉に十分な容量結合を得ることが不可能であると考えられて来た。

【0017】それは、結合容量と、ビックアップ回路の入力容量と結合容量の和との比で信号が減衰するためである。結合容量は、ソースワイヤまたはトレースに近接するピックアップリード(すなわちコンデンサプレート)の表面積に比例する。従って、入力容量が一定の場合、プローブサイズが小さければ小さいほど、容量結合によって検出される信号は弱くなる。プローブサイズが小さ過ぎると、信号は、増幅器/ビックアップ回路の電 20 気ノイズから効果的に区別することができるレベル以下まで減衰する。

【0018】例えば、エッチンガー等のピックアップリードのサイズは、1pF及至33pFのオーダの結合容量を生じると記載されているが、超微細プローブチップでは、結合容量が10fF(10フェムトファラッドまたは0.01pF)のオーダになることもある。従って、超微細プローブチップにより得られる検出信号はエッチンガー他のピックアップリードの場合に比較して少なくとも100分の1以下になるものと考えられる。エッチンガー等によって用いられた検出/増幅回路は、このような小さい入力信号では動作しないと思われる。さらに、エッチンガー等が述べているような大きな結合容量は、多くの高周波回路に許容不可能な負荷を生じさせることもある。

【0019】このような制約があるため、これまで商業ベースで実用的な試験信号捕捉用の容量結合プローブの開発は妨げられて来た。当業界では、容量性検出にはほとんど見込みがないと考えて、回路試験の問題を解決するための他の技術の調査・研究に重点が置かれることに 40 なった。

【0020】その中の1つの方法は、例えば、プラズマを用いてトレースとセンス電極との間に導電路を形成するものである。プラズマはセンス電極をレーザによって励振することにより作り出される。この方法については、アショク・ピンドラ(Ashok Bindra)により電子工学タイムズ(Electronic Engineering Times)1991年9月23日号の110ページに「高密度PWB上のプローピングを容易にする技術(Technique eases

6 probing on dense PWBs)」とし て要約されている。

【0021】もう一つの方法においては、クリスタルを 信号伝達導体に近接させて配置する。すると、信号伝達 導体より発生する電界がクリスタルの光学的特性を変化 させるので、これをレーザを用いて検出することができ る。この現象はポッケルス効果(Pockels ef fect) として知られている。試験技術会議 (Int ernational Test Conferenc e) 会報695~699頁のトレンプレイ (Tremb lay), G.、メイルエイクス (Meyruei x), P.、ペウジン (Peuzin), J. による 「プリント回路基板の光学試験 (Optical Te sting of Printed Circuit Boards)」、及び写真 - 光学計装技術者協会(t he Society of Photo-optic InstrumentationEnginee rs) 会報vol. 153 (1978年) 33~39ペ ージのポウルセン、P. D. による「非接触回路プロー ピングのための電気光学技術(Electro-opt ical techniques for non-c ontact circuit probing) j & 参照のこと。

【0022】上記及び目下開発中のその他の新しい方法 は、様々な技術的、経済的課題が依然解決されていない ため、商業ペースで利用できる段階には達していない。

[0023]

【発明の目的】本発明の目的は、高密度回路においてアナログ信号及びディジタル信号の非接触取出しのために使用することができる容量結合プローブと、それを用いた試験システムにより上記問題点を解決することにある。

[0024]

【発明の概要】本発明の容量結合プローブは、プローブチップ、このプローブチップに機械的に結合されたプロープボディ、及びプローブボディ内部に配置された増幅器回路よりなる。プローブチップは、ほぼ周囲を導電性シールドで囲まれた内部導体を有する。プローブチップは、プロービングしようとする導体のサイズに応じた小さな寸法を有し、ピコファラド以下のオーダーの結合容量を呈する。導電性シールドは、すぐ近くの導体からのクロストークを減少させるためにプローブチップの活性領域を制限する作用をなす。

【0025】増幅器回路は、プローブチップからの容量 結合によって検出された信号を受け取り、これに応答し て増幅された信号を発生する。この増幅器は、高周波ディジタル信号の増幅に対応し得る大きな帯域幅を有す る。さらに、この増幅器は、信号減衰及びプロービング する回路へ与える負荷を小さくするため、非常に低い入 50 力容量と高い入力抵抗を有する。増幅器回路は、浮遊容

量及び分布容量を小さくすることによって増幅器の入力 容量をさらに減少させるために、プローブボディ内部に おいてプロープチップに極近接させて配置されている。

【0026】このプローブの有効帯域幅は、低周波ポー ル(極)から高周波ポールまで及ぶ。低周波ポールの位 置はプロープチップをプロービングする導体に結合する 容量及び増幅器の入力抵抗にによって決まる。高周波ポ 一ルは増幅器回路自体の応答性によって決まる。低周波 ポールは、容量結合によって検出された信号の低周波成 分が減衰させられるよう、プローブを微分回路として作 10 用させる。

【0027】アナログ信号の場合は、低周波成分を保持 することが望ましい。そのために、低周波ポールは、増 幅器の入力抵抗を最大限にすることによってできるだけ 低い周波数に移動させるべきである。また、プローブの 有効帯域幅を大きくするよう髙周波ポールの周波数をで きるだけ大きくすることが望ましい。検出アナログ信号 は、オシロスコープあるいはその他の計測器に直接入力 することができる。

【0028】一方、ディジタル信号の場合は、増幅器の 低周波応答よりも高周波応答が重要である。ディジタル 信号の急峻なエッジに追随するには、増幅器の良好な高 周波応答が要求される。ディジタル信号の低周波成分 (微分時になくなる) は、主として近直流周波数から成 り、再生回路を用いて再生することができる。再生した ディジタル信号は、ロジックアナライザのような試験機 器で分析あるいは観察することができる。

【0029】本発明の一つの長所は、プロービングする 対象がピア(貫通孔)、パッド、及びテストポイントに 限定されないということである。本発明のプローブによ 30 れば、トレースやソルダレジストあるいはコンフォーマ ルコーティングの下層にある他の部分に対してもプロー ピングすることができる。さらに、メカニカルジグまた はロボット式プローブポジショナを用いるならば、細過 ぎるか、密接し過ぎるために手作業あるいは従来の深針 ベッド(剣山)式プロービングが不可能な部分でもプロ ーピングすることができる。

【0030】本発明のもう一つの長所は、信号捕捉のた めに物理的接触が不要なことである。そのために、コン フォーマルコーティングし、ソルダマスクした汚れてい 40 るPCBであっても、十分な信頼性をもってプロービン グすることが可能である。実際、多層PCBの内層にし かないトレースであっても、導電性の平面またはトレー スが間に介在していなければ、基板の表面から容量結合 によってプロービングすることができる。

【0031】本発明のさらにもう一つの長所は、プロー プの入力インピーダンスが非常に高いため、プロービン グ中の回路に与える負荷の作用を最小限に抑えることが できるということである。

号(例えば、エッジ部の期間が1nsecの100MH 2 方形波)を取出すことができるということである。

[0033]

【実施例の説明】本発明は、小型の容量結合されたプロ ープ(容量結合プロープ、あるいは単にプロープとも言 う)を用いることにより電気信号を非接触プロービング するための装置及び方法である。本発明は、ディジタル 試験信号捕捉に付随する独特の問題を解決しようとする ものであるが、アナログ信号の取出しにも等しく適用す ることができる。本願において、「容量性」という用語 と「非接触」という用語は互換的に使用され、オーミッ ク接触のない結合を意味する。

【0034】「プローブ」は、他の電子機器について使 用する電気信号検出素子を含むデバイスである。本発明 のプローブは、PCBのトレース、ピア、パッド、I/ Oピン、及びその他の電気導体から電気信号を検出する ために用いられる。信号は、ハイブリッドでもMCMで も、多層PCBのソルダマスク、コンフォーマルコーテ ィングあるいは1層以上の誘電層が間に介在しても、こ 20 れらを通して取出すことが可能である用語を参照し易く するため、本願においては、信号を取出そうとする電気 信号伝達導体を全て「トレース」という用語を用いて表 すものとする。寸法に言及する際の単位はmmを使用す る.

[0035]

【概要】図1は、本発明の概略プロック図である。アナ ログ信号またはディジタル信号101は、プローブ10 2によってプロープチップ104を介して容量結合によ り検出される。プロープボディ108内に配置されたバ ッファ/増幅器回路106(以下「増幅器」106とす る) は、容量結合により検出された信号を受け取る (か つ好ましくは増幅する) ようになっている。以下に詳細 に説明するように、増幅器106は、プローブ102内 においてプロープチップ104に極近接させて配置され ている。

【0036】増幅器106からの信号は、オシロスコー プ、歪み計あるいはスペクトラムアナライザ上で直接観 察することもできるし(例えば、特にアナログ信号の場 合)、再生回路110に供給するようにしてもよい(デ イジタル信号の場合)。再生回路110は、容量結合に より検出された信号からディジタル信号101を再生す る。この再生が必要なのは、プローブチップ104をプ ロービング中のトレースと結合する容量(容量)が信号 をハイパス濾波または微分するよう作用するためであ る。この「結合容量」は図1にコンデンサ103として 表されている。

【0037】ある信号の微分過程が図2に示してある。 図2Aは、検出しようとする一例のディジタル信号20 2を示す。図2日は、増幅器106の出力に現れる検出 【0032】本発明のもう一つの長所は、高周波試験信 50 信号204を示す。図示のように、信号204は微分さ

れている。この微分によって、検出信号中の全ての直流 レベル及び低周波変化は除去される。しかしながら、微 分信号204を再生回路110に通して再生すると、図 2Cに示すような再生ディジタル信号206が再生され る。プロープチップ

【0038】図3は、一例のICチップ302を示し、このICチップは複数のI/O(入出力)ピン304を有する。図示のように、本発明の非接触テストプロープ102はI/Oピン304の中の1本の上方に置かれる。上に説明したように、プローブ102は、プローブ 10ボディ108及びプローブチップ104よりなる。プローブチップ104は、互いに同軸状に配置された内部導体306及び外部導体またはシールド308を有する。内部導体306は、プロープチップ104の検出端310において対象トレースまたは導体(例えば、I/Oピン304)から容量結合により電気信号を受け取るようになっている。シールド308は、近傍の導体からの容量性干渉(すなわちクロストーク)に対して内部導体306を保護する。

【0039】最近のPCBは、幅及び間隔とも0.1と 20 いうような非常に小さいトレースを有する。このようなトレースから信号を最適に捕捉するためには、プロープチップにはトレースと同様の大きさの「活性領域」を具備すべきである。信号の「最適」捕捉は、再生が可能な十分な振幅でもって信号を取出す一方、クロストーク及び被験回路に与える負荷を最小限に抑えることよりなる。クロストークは近傍のトレースからの信号による干渉である。

【0040】次に、図4には、プローブチップ104の活性領域が図解されている。図示例においては、第1の 30トレース402は第2のトレース404と互いに近接している。図は、内部導体306及びシールド308を含むプローブチップ104の横断面をトレース402、404に重ねて示してある。シールド308の内側半径 rは、内部導体306及びシールド308と内部導体306の間のスペース406を含む円を画定する。この内側半径 rにより画定される領域がプローブチップ104の「活性領域」である。

【0041】トレース404上の信号からほとんど干渉を受けることなくトレース402を効果的にプロービン 40 グするためには、トレース402をプロービングするとき、プローブチップ104の活性領域が、上方から見てトレース404のどの部分にも全く重ならないことが望ましい。すなわち、シールド308の内側半径 r はトレース402と404の間の距離 x とトレースの厚さの2分の1との和より小さくすべきである。プローブの活性領域を小くすればするほど、クロストーク排除性能は向上する。しかしながら、以下に説明するように、rを小さくすると、プローブチップの容量が増加する結果になる。

【0042】内部導体306の直径は、少なくとも最も小さいトレースの幅と同じ大きさにすべきである。こうすることによって、トレースとの最大結合が可能となる。内部導体をこれより少しでも小さくすると、容量結合が必要以上に減少し、検出信号は減衰させられる。内部導体をこれより大きくすると、クロストークが発生し易くなる。

10

【0043】プローブチップ104は、図5A及び5Bに示すように、同軸ケーブル(以下に「同軸(coax)」と称する)の小片で構成することもできる。図5Aの実施例のプローブチップ104aは短いセミリジット同軸よりなる。同軸の内部導体はプローブチップの内部導体306として機能する。同軸の外部導体と外部導体との間には絶縁層504が配置されている。プローブチップの検出端310においては、成端リング502がシールド308に電気的に接続されている。

【0044】成端リング502は、シールド308の小部分を内部導体306に向けて半径方向内向きに延長する働きをする導電性「ワッシャ」またはディスクエレメントである。成端リング502は、シールド308の内側半径 r を小さくするのと同等の作用をなすことによって、シールド308の遮蔽効果を増大させる。その結果、プロープチップの活性領域が小さくなる。好ましくは、成端リング502及びシールド308は、プロービング時における偶発的な隣接導体との電気的接触を防ぐために絶縁層でコーティングする。

【0045】プロープチップ104aは、例えば概略下記のような寸法を有する50Ωの短いセミリジット同軸で形成することができる:全外径2.16(85ミル)の、内部導体外径0.51(20ミル)、成端リング中心関口部(活性領域)内径0.76(30ミル)。この実施例のプロープチップ104は容易に実施することができるが、超微細トレース(例えば厚さ及び間隔共0.1(4ミル)のトレース)の場合は、相対的にサイズが大きいため、用いることができない。超微細トレース用には、例えば図6Aまたは6Bに示すような構造のプロープチップを用いることができる。

【0046】図6Aは、プロープチップ104の第2の 実施例104bを示す。プロープチップ104bは、内部導体306及びシールド308を有し、これらの間には絶縁体504が配置されている。絶縁体504は、周知の絶縁材(例えば空気、アルミナ、ポリエチレン、ナイロン、テフロン等)で形成すればよい。シールド308は、上部604にねじが形成され、下部606はテーパ状をなしている。上部604はプロープボディ108と係合されるようになっている。絶縁保護キャップ610aは、下部606の検出端310を保護し、かつ電気的に絶縁する。キャップ610aは下部606の周溝612に「スナップ」嵌めすることにより固定されてい

る。他の実施例としては、キャップ610を用いる代わりに、シールド308及び内部導体306に陽極酸化コーティングを施してもよい。

【0047】0.1(4ミル)のトレースサイズに適合させるため、プロープチップ<math>104bも同様のサイズに形成されている。例えば、プロープチップ104bは、概略下記のような寸法に形成する:

内部導体306の外径=0.1 (4ミル)

シールド308の検出端310の内径=0.305 (12ミル)

キャップ610a付きの検出端310の外径=0.76 2(30ミル)ねじ付きの上部604の外径=1.22 (48ミル)

プローブチップ104bの全長≥1.78(70ミル) このように小さい寸法は、本発明が達成することができる小型プロープチップの一例を表している。プローブチップは、プロービングする回路の寸法に応じて上記の例より大きくすることができる。また、プローブチップは、密集したPCBにアクセスするため、より長くすることによりその到達可能距離を大きくすることもでき 20る。

【0048】図6Bは、プロープチップ104の第3の 施例104cを示す。プロープチップ104cは、プロープチップ104cは、プロープチップ104cは、プロープチップ104bはは同じである。ただし、シールド308の検出端310には成端リング616が設けられている。成端リング616は、シールド308の小部分を内部導体306の方に半径方向内向きに延長することにより、下部606の一体部分として形成されている。上に成端リング502の場合について説明したように、成端リング616は、プローブチップの活性領域を 30小さくすることによってシールド308の遮蔽効果を増大させるよう作用する。絶縁保護キャップ610bは、下部308の検出端310を保護し、かつ電気的に絶縁する。

【0049】前に説明したように、「結合容量」は内部 導体306とプロービングするトレースとの間にある容量である。結合容量は、プローブチップ104の幾何学 的パラメータ、プロービングするトレースの幾何学的パラメータ、プローブチップとトレースとの空間的位置関係、及びプローブチップとトレースとの間の空間を満たす物質(例えば空気)の関数である。一般に、プローブチップが小さければ小さいほど、結合容量も小さくなる。上に説明したプローブチップ104の実施例の場合、結合容量は100fF(フェムトファラドまたは10⁻¹⁵ファラド)より小さく、好ましくは5~10fFのオーダである。このような結合容量の値は、従来小さ過ぎて実際には利用できないと考えられていたが、本発明はこのような従来技術の限界を克服したものである。

【0050】上記実施例の他、本発明のプロープチップ 104は、異なる用途の要求に応じて多種多様な実施例 50 に形成することが可能である。そのような他の実施例の 1つのプローブチップ104dを図7に示す。プローブ チップ104dは、メッキパイア(すなわち環状メッキ

12

リングを形成したスルーホール)との容量結合プロービングに適合したものである。図7の(A)はプロープチップ104dの縦断面図である。図7の(B)はプロープ104dの底面図である。プロープチップ104dは、内部導体306及びシールド308を有し、これらは互いに同軸状に配置されている。導体306とシールド308の間には独質器504は写際方面

10 ド308の間には絶縁層504が配置され、この絶縁層は導体306の先端部上まで延び、プロープチップ104dの検出端310を覆っている。あるいは、内部導体306及びシールド308を陽極酸化して電気的に絶縁

【0051】内部導体306の検出端は円錐台の形に形成されている。図7の(A)及び7の(B)に示すように、円錐の下底面(図の上側の底)の直径はd2であり、上底面の直径はd1である。そのため、内部導体3

0 6 は内径が d 1 と d 2 の間にあるピアに容易に合わせることができる。

してもよい。

【0052】図8A及至図8Cには、プロープチップ1 04の他の実施例としてプロープチップ104eが示さ れている。プロープチップ104eは、IC802のピ ンまたは脚804に適合するよう設計されている。プロ ープチップ104eは、ピン804に適合する形状に作 られた切り欠き部808を持つプロープポディ806を 有する。図8日はプロープチップ104eの正面図であ り、図8Cは底面図である。内部導体306の回りには 絶縁体504が配置されている。また、シールド308 は、カットアウト部808を除き、内部導体306の回 りに同軸状に配置されている。絶縁体504には、ほと んど内部導体306に達する深さの溝810が形成され ている。この溝810はプローブチップ104eの活性 領域を画定する。溝810の幅はピン804の幅より僅 かに大きい。溝810は、内部導体306とピン804 との間に緊密な容量結合が確保されるように、ピン80 4を受けるのに適合するよう形成されている。

【0053】プローブチップ104のさらにもう一つの実施例が104fとして図9に示されている。プローブチップ104fは細長いトレースに適合するよう設計されている。この実施例のプローブチップは、当技術分野において周知のプリント回路製造技術を用いて形成される。図9Aは、絶縁材料のサブストレート504上に作り込まれた内部導体306を示す底面図である。内部導体306は、所望のトレースサイズに対応する幾何学的諸元を持つよう形成される。この内部導体は、必要な結合容量を得るために細長い形に形成されている。シールド308は内部導体306をシールド308に対して絶縁する。図9Bはプロープチップ104fの斜視図を

示す。 図9 Cは、エッチングにより形成したプローブチ ップ104fの変形態様を示す。

【0054】プローブチップ104のもう一つの実施例 がプローフチップ104gとして凶10に示されてい る。プロープチップ104gは、普通のICまたは他の 部品の幾何学的諸元に合致するよう設計された集積型プ ロープアレイパッケージよりなる。例えば、プロープチ ップ104gは、図示のように、IC1000のピン1 001~1004の各々と容量により結合されるような っている4チャンネルの実施例である。プロープチップ 10 104gは、プロープ102の形の完全なアレイパッケ ージを形成するよう、各チャンネル毎に増幅器106を 設けた単一の集積パッケージとして形成することも可能 である。

【0055】当業者であれば、以上説明したいくつかの 実施例は本発明を網羅的に表すものではなく、プローブ チップ104を作り得る種々の形状、構造を例示説明す るために記載したものであるということは理解できよ う。さらに、電子回路の幾何学的諸元が小さくなり続け るに従って、プロープ102のサイズ、従ってプロープ 20 104サイズも小さくなって行くものと予想される。

【0056】パッファ/増幅器106を設計することに は、増幅器の性能を手元の特定用途に合わせてカストマ イズするための多くのトレードオフが必然的に伴う。増 幅器は全て利得帯域幅積が限られているため、基本的な トレードオフは、帯域幅に対する利得のトレードオフで ある。従って、一般的な設計事項について考察すること は可能であるが、最終設計は目的とする用途によって決 まる。容量結合により信号を検出する場合、信号は結合 容量103と、増幅器106の入力容量と結合容量10 3との和の比で減衰する。従って、増幅器106の入力 容量をできるだけ小さくして、この容量性ディバイダ効 果を小さくすることが望ましい。

【0057】増幅器106の入力容量は、増幅器自体の 入力容量、プロープチップ104の容量、さらにはプロ ープチップ104と増幅器106との間に入り込む分布 容量あるいは寄生容量よりなる。プロープチップ104 の容量は、内部導体306とシールド308との間の容 量である。

【0058】分布容量(例えば電極配線、ケーブル、ト レースまたはピンより生じる容量)は、例えば、増幅器 106をできるだけプローブチップ104に近付けて取 り付けることにより減少させることができる。そのため に、増幅器106は、図11に示すようにプローブ10 2のボディ108の内部に取り付けられる。増幅器10 6は、ボディ108内への取付けを容易にするため、[C、ハイブリッドマイクロ回路あるいはミニチュアPC Bとして形成することもできる。

【0059】プロープチップ104の容量(内部導体3

14

である。しかしながら、微細ピッチ用のプロープサイズ (すなわち小さい活性領域)とするためにシールド30 8と導体306との間のギャップを小さくすると、この 容量が増加する。これらの相対立する要求は成端リング 502、616を用いることによって解決される。薄い 成端リングを用いることにより、シールド308の遮蔽 効果を増大させることができると共に、プロープチップ 104に入り込む付加容量を最小限に抑えることができ

【0060】増幅器106の全体の入力容量を最小限に することは、増幅器106の入力の信号強度を増大させ る結果につながる。この場合、入力容量が小さいと、増 幅器の使用可能な帯域幅が制限される点でトレードオフ がある。

【0061】最適なトレードオフは、増幅器106の帯 域幅がゼロヘルツから変化が最も速い検出信号より高い 周波数(例えば109 Hz)に渡り、かつ全帯域幅にわ たって利得が一定していることである。残念ながら、こ のようなトレードオフ不可能である。

【0062】試験信号はコンデンサ(すなわち結合容量 103) を介して取出されるので、プローブ102はゼ ロヘルツにゼロ点を持ち、ある低周波数 f 1 にポールを 持つ。そのため、fiより低い信号周波数は減衰させら れる。

【0063】さらに、増幅器106は、増幅器106の 能動デバイス中の寄生インピーダンスによって生じる特 有の高周波ロールオフまたはポールを有する。この高周 波ポールは周波数 f2 にある。

【0064】増幅器106のポード線図(デシベルで表 した利得を周波数に対して対数目盛上でプロットしたも の)の例を図12に示す(利得線図のみ示し、位相線図 は省略)。利得は低周波ポール (f1 にある)と高周波 ポール (f₂ にある) との間でほぼ一定である。利得が 比較的安定している、あるいは「平坦」である周波数ス パン($f_1 \sim f_2$)は、増幅器の「帯域幅」として知ら れている。低周波ポールの周波数 (f1) は次式によっ て計算することができる:

 $f_1 = 1/2 \pi R_{1N} C_{1N}$ ただし、Rin=入力抵抗

Ctn =総入力容量

広い帯域幅を得るためには、fiをできるだけ低い周波 数(例えば直流)に下げることが望ましい。そのために は、RINをできる限り大きくするべきである(すなわ ち、増幅器106の入力抵抗を大きくするべきであ る)。

【0065】しかしながら、入力容量(前に述べたよう に、結合容量の大きさと信号減衰の関係に左右される) を小さくすると、 f1 を低くできる範囲が制限される。 従って、非常に小さい結合容量(例えば5~10fF) 06とシールド308との間の)も最小限に抑えるべき 50 の故に Cive を大きくできる範囲が制限されるため、増幅

器106に良好な低周波応答を持たせることは困難である。

【0066】C:xをより大きくすることにより増幅器の低周波応答を改善すると、信号の減衰が大きくなって、その分大きな利得が増幅器に要求されることになる。信号を過度に減衰させると、増幅器の電気ノイズと識別することができなくなる。従って、増幅器106は、直流と変わらないような「平坦」な利得を持たせて作ることは不可能であり、設計的にトレードオフしなければならない。このトレードオフは信号強度の低周波性能により 10行う。

【0067】高周波端側では、f2をできるだけ高い周波数に押し上げることが望ましい。こうすることによって、プロープ102は信号周波数の最大スペクトルに応答を示すことが可能となる。f2の位置は増幅器106の各特定の設計によって決定される。f2を最大限大きくするためには、増幅器106は、寄生インピーダンス及び分布インピーダンスができるだけ小さくなるように設計するべきであり、また広帯域能動デバイスを用いるべきである。

【0068】アナログ信号を検出するためには、低周波成分をできるだけ多く維持することが望ましい。従って、 f_1 はできる限り低くすべきである。そのためには、 R_{18} をできるだけ大きくしなければならない。さらに、容量結合により検出された信号がさらに滅衰を受けても増幅器ノイズ中に消失することがない十分な大きさを有する場合は、 C_{18} を僅かに大きくしてもよい。

【0069】増幅器106の高周波応答は、アナログ信号の変化が最も速い成分に追随するためにできるだけ大きくするべきである。

【0070】ディジタル信号他方、ディジタル信号の場合は、増幅器の高周波応答が低周波応答より重要である。ディジタル信号の変化が急峻なエッジに追随するためには、増幅器の良好な高周波応答が要求される。ディジタル信号の低周波成分(微分時になくなる)は、主として直流近傍の周波数から成り、これは再生回路110を用いることによって再生することができる(これについては以下に説明する)。

【0071】ここで重要なのは、ディジタル信号の変化エッジのみを取出し、次いでこれらのエッジ成分から信 40号を再生するということである。ディジタル信号の変化エッジを取出すには、増幅器の高周波応答だけが重要である。例えば、最近のディジタルデバイスでは、エッジまたは立上がり/立下がり時間1nsec(ナノ秒すなわち10-9秒)のものは普通である。このようなエッジを確実に検出するためには、増幅器は約366MHz以上の周波数に高周波ボールを持つべきである。

【0072】この条件は下記の計算により求めたものである。

 $V_1 = V_2 e \times p (-\omega t)$ 立上がり/立下がり比90 50 って線形性を保持した。

16

%の場合: $e \times p (-\omega t) = V_1 / V_2 = 0.10$ $\omega = 2\pi f$ を用いて f について解くと、 $f = -\ln(0.1) / 2\pi t = 0.366 / t$ ただし、V 1 及びV 2 は 2 つの論理レベル電圧 t = x ッジの立上がり/立下がり時間 (90%電圧スイング)

f=周波数(Hz)。

【0073】ここで、ディジタル信号を検出するための増幅器106の一実施例の回路設計を図13に示す。増加器106は、2つのIC増幅器U1、U2とカスケード接続されたトランジスタQ1を有する。Q1はエミッタホロワの回路構成に従い接続されている。この回路構成は、増幅器106の入力インピーダンスを大きくするのに役立つ。この実施例において、Q1は、米国イリノイ州シャウムパーグ(Schaumburg)のモトローラ社製になるNPNパイポーラ接合トランジスタ(部品番号MPSH10)である。U1及びU2は、米国カリフォルニア州サニーベールのシグネティクス・カンパニー社製のIC増幅器(部品番号NE5205N)である。この回路の抵抗器、コンデンサ及びインダクタの値は下記の通りである:

[0074] R1=21. $5 K\Omega$

 $R2 = 16.22 K\Omega$

 $R3 = 619\Omega$

 $C1 = 0.01 \mu F$

 $C2 = 0.01 \mu F$

 $C3 = 0.01 \mu F$

 $C4 = 0.01 \mu F$

 $C5 = 1.0 \mu F$

30 $C6 = 0.01 \mu F$

L1=フェライトピーズ

L 2 = フェライトビーズ

L3=フェライトビーズ

【0075】この増幅器は、利得が37dB、入力容量 が5pFであることが確認されている。小さな結合容量 を介して交流結合した場合のこの増幅器の性能を試験す るために、長さ25.4(1インチ)の50オームのセ ミリジット同軸(全外径=2.16(85ミル)、内部 導体外径=0.51(20ミル))をその自由端をラッ カーで絶縁処理して増幅器の入力に接続し、容量性プロ ープとして用いた。このプロープを接続した結果、入力 容量が約7pFに増加した。信号伝達導体の近くにこの プロープの先端部を置いたところ、結合容量は50 fF であった。HP8753 Cネットワークアナライザ (米 国カリフォルニア州ピャロアルトのヒューレット・パッ カード・カンパニー社製)を用いて、容量結合されたこ の増幅器回路は約4MHz (f1) から550MHz (f2) の帯域において-6dBの総合利得を持つとい うことが確認された。位相ずれは、通過帯域全体にわた

テクノロジース・コーポレーション(Linear Technologies Corporation)社製のLT1016比較器である。回路コンポーネントの値は下記の通りである:

18

【0076】当技術分野においては、これ以外にも高利得広帯域増幅器が多数知られている。上に説明した増幅器は例示説明のためのものであり、当業者であれば、これと異なる種々の設計を用いることが可能であるということは理解できよう。さらに、改良を加えることによって、上記と同様の増幅器回路で $1\,\mathrm{GHz}$ (ギガヘルツすなわち $1\,\mathrm{O9\,Hz}$) より広い帯域幅を達成することも可能であろう。実際、これは、低周波ロールオフ (f1) が $2\,\mathrm{O\,KHz}$ より低く(すなわち、 $C\,\mathrm{IN}=5\,\mathrm{pF}$ で R IN> $1.6\,\mathrm{M}\,\Omega$)、高周波ロールオフ (f2) が $1\,\mathrm{GH}$ 10 $z\,\mathrm{U}$ 上である増幅器によって実現される。

【0081】Z1及びZ2=400mVツェナー電圧 R4及びR5=37.5Ω R6及びR7=500Ω R8及びR9=50KΩ C8=27pF。

【0077】さらに、帰還をかけることにより上記の増 幅器の特性を個別に細かく調整することもできる。利得 を犠牲にして帯域幅を広くし、安定度を高くするのに負 帰還を用いることは、当技術分野においては周知であ る。軽度の正帰還が有用な場合もある。ユニティループ 利得(ループ利得1)による正帰還または「ブーツスト ラッピング」を使用することも広く行われている。プー ツストラッピングをかける回路中の点を念入りに選択す ることによって、様々な効果を達成することが可能であ る。例えばプローブのシールドにブーツストラッピング をかけると、高周波ポール (f2) がより低くなるとい う犠牲において、実効入力容量を減少させ、総合利得を 増大させることができる。これより効果が有るのではな いかと思われるのは、入力バイアス抵抗器にプーツスト ラッピングをかけて実効入力抵抗を大きくし、これによ って髙周波ポールあるいは総合利得に影響を及ぼすこと なく低周波ポール (f1) を低くすることである。

【0082】各コンポーネントが上記の値を有する場合、回路110の入力は ± 400 mVにクランプされる。基準電圧は、入力電圧の2分の1に等しく、入力電圧に対して500psec(ピコ秒すなわち10-12秒)~1nsec遅延する(比較的高い周波数で)。回路のヒステリシスは正負各方向共40mVに等しい(計80mV)。

【0078】増幅器106の利得は、対象のトレースとプロープチップとの間の距離に左右される結合容量に直 30接依存するので、増幅器106より出力される信号の振幅は、プロープチップとプロービング中のトレースとの間の距離によって激しく変化し得る。その結果、増幅器飽和に付随する問題が生じることが有る。これを解決するため、自動利得制御(AGC)回路を増幅器106に組み込んでもよい。AGC方式は当技術分野においては周知である。

【0083】この実施例の再生回路110を前述のプローブ/増幅器コンピネーションと共に用いた結果、ソルダレジスト被覆パッド、トレース、及びピア、さらには多層PCBの内層トレースから最高70MHzまでのディジタル信号を十分検出し、かつ再生することができた。ただし、この再生回路110の実施例は、もっぱら説明のために記載したものである。比較器U3としては、上記のものよりはるかに高速の比較器ICがあり、それらを使用することも可能である。

【0079】再生回路110の実施例の概略回路図を図14に示す。回路110は、比較器U3を用いて構成される双安定ラッチである。ツェナーダイオード21及び4022は、入力線を所定の電圧範囲にクランプする。抵抗器R6及びR8は、出力"Q"(すなわち正出力)がハイのとき正帰還(例えばこの実施例においては1%帰還)を生じることによって回路110にヒステリシスを与える。同様に、抵抗器R7及びR9は、出力Qがローのとき同様のヒステリシスを与える。抵抗器R4及びR5は、コンデンサC8と共に比較器U3に基準電圧を与える。

【0084】従来のプローブの容量結合プローブへ転換一部の用途、特にプローブサイズが小さいことがそれほど重要でない用途の場合、能動型オシロスコーププローブのような従来の多くのオーミック接触式能動型プローブを非接触プローブに転換することができる。これは、能動型プローブにシールドアダプタを取り付けることにより達成される。以下、その実施例について説明する。【0085】図15Aには、従来のオーミック接触式能動型オシロスコーププローブ1500が示されている。図示のオシロスコーププローブ1500は、ボディ部1502、絶縁ノーズコーン1506、プローブチップ1508、及びボディ部1502内に設けられた増幅器回路1504よりなる。図示のように、ボディ部1502は通常アースに接続されている。

【0080】図示実施例においては、U3は、米国カリ いる。シールドアダプタ1510の部分1516の内面 フォルニア州ミルピタス(Milpitas)のリニア 50 は、プロープボディ1502(すなわちアース)とシー

【0086】図15Bは、プローブ1500を非接触プローブへ転換した後の状態を示す。この場合、プローブ1500にはシールドアダプタ1510が取り付けられる。シールドアダプタ1510は円錐形の端部1512を持つ円筒である。端部1512は、プローブチップ1508と位置を合わせてプローブ1500の活性領域を形成するようになっている開口部1514を有する。シールドアダプタ1510は、アルミニウムのような導電材料で形成され、電気的に絶縁するため陽極酸化されている。シールドアダプタ1510の部分1516の内面はプローブボディ1502(オカカナフェス)と

ルドアダプタ1510との間の電気的接触を確保するこ とができるように、陽極酸化であってはならない。

【0087】プローブチップ1508は、プロービング 中の導体との偶発的なオーミック接触が起こることがな いよう、開口部1514に対して僅かに内側に引っ込ま せるべきである。あるいは、プロープチップ1508を シールドアダプタ1510の検出端と突き当たるように する場合は、プロープチップ1508は陽極酸化する か、または薄い絶縁キャップを用いて絶縁するべきであ る。

【0088】ここで、非接触プローブに転換可能な能動 型オシロスコーププローブの例をいくつか説明する。こ のようなプローブとしては、例えばHP1141プロー プ、P6201プロープ及びP6204プロープ等があ る。HP1141は、米国カリフォルニア州ピャロアル トのヒューレット・パッカード・カンパニー社製の1x (すなわち利得=1の) プロープである。HP1141 は1MΩの入力抵抗、7pFの入力容量及び直流~20 0 MH z の帯域幅を有する。上記のような非接触プロー プへ転換すると(シールドアダプタ1510により最悪 20 の場合で2pFの入力容量が入り込むとして)、HP1 141の帯域幅は約17.7KHz~200MHzまで になる。

【0089】P6201は、米国オレゴン州ビーバート ン(Beaverton)のテクトロニクス・インコー ポレーティド (Tektronics, Inc.) 社製 の1x (利得=1) プローブである。P6201は、1 00KΩの入力抵抗、3pFの入力容量、及び直流~通 常1.1GH2の帯域幅を有する。上記のような非接触 プロープへ転換すると(シールドアダプタ1510によ 30 り最悪の場合で2pFの入力容量が入り込むとして)、 P6201の帯域幅は約318KHz~1. 1GHzに なる。

【0090】P6204は、やはり上記テクトロニクス インコーポレーティド社製の10x(利得=0.1) プローブである。P6204は、10MΩの入力抵抗、 2 p F の入力容量、及び直流~1 G H z の帯域幅を有す る。上記のような非接触プローブへ転換すると(シール ドアダプタ1510により最悪の場合で2pFの入力容 量が入り込むとして)、P6204は、約4KHz~1 GHzの帯域幅を持つ。

【0091】本発明によれば、物理的接触なしに信号捕 捉が可能なため、ソルダマスクまたはコンフォーマルコ ーティングの層を介して信号を得ることができる。さら に、多層PCBの内側トレースからも信号を得ることが できる。さらに、本発明プローブは結合容量が小さいた め、被験回路に与える負荷を常に最小限に抑えることが でき、しかもプロービングによって外乱に敏感な高速回 路の動作が妨害されることは全くない。

とができる。例えば、本発明のプローブは、自動位置決 め用のロボットアームに取り付けることができるし、複 数のプローブを自動テスタで用いられる釘のベッド型ブ ローブと同様のアレイの形に固定して用いることもでき る。あるいは、オシロスコープ、ロジックアナライザと 共に、もしくはエッジコネクタ機能遡及追跡試験時に手 で持って使用することも可能である。

20

【0093】本発明のプローブ102を使用した自動化 PCB試験システムの一例を図16に1600として示 10 す。図示の試験システム1600は、コントローラ16 08、電源装置1604、信号源1606、測定システ ム1607、マルチプレクサ (MUX) 1605、深針 ペッド(剣山)型治具1601、エッジコネクタ160 3、ロボットポジショナ1609、及び本発明を実施し たハンドヘルド・プローブ1610よりなる。試験する 回路基板またはアセンブリ (BUT) 1602は、エッ ジコネクタ1603及び/または探針ペッド(剣山)型 治具1601を介して信号パス1613によりシステム 1600とインターフェイスされる。

【0094】電源装置1604は、信号バス1613を 介してBUT1602に直流電源を供給する。信号源1 606は、BUT1602を試験するために必要な試験 信号を発生するアナログ関数発生器、周波数発生器及び ディジタルパターン発生器等を含む。測定システム16 07は、BUT1602から試験信号を受け取り、分析 するよう構成されている。測定システム1607は、複 数のディジタル受信器、シグネチャ解析回路、及び種々 のアナログ及び/またはディジタル計測器(例えばオシ ロスコープ、ロジックアナライザ、歪み計等)を含む。

【0095】MUX1605は、バス1612を介して 信号源1606から試験信号を受け取り、それらの試験 信号を信号パス1613を介してBUT1602の適切 なノードに供給する。さらに、MUX1605は、信号 パス1613を介してBUT1602の適切なノードか ら信号を受け取り、それらの信号をパス1612を介し て測定システム1607に供給する。

【0096】コントローラ1608はポード1602の、 試験を制御する。コントローラ1608は、バス161 5を介して信号供給源1606と、またバス1616を 介して測定システム1607とそれぞれ通信する。コン トローラ1608は、制御パス1611を介して電源装 置1604、MUX1606及びロボットポジショナ1 609と通信する。

【0097】探針ペッド (剣山) 型治具1601は、容 量性プローブ102及び従来のオーミックプローブ16 10を共に複数含むものであってもよい。さらに、容量 性プロープ102は、ロボットポジショナ1609及び ハンドヘルドプローブ1610と共に使用することもで きる。これによれば、本発明の非接触プローブの多くの 【0092】本発明のプローブは様々な用途に用いるこ 50 利点を自動化PCBテスタで利用することが可能であ

る。

【0098】以上、本発明を特定の実施例により詳細に 説明したが、当業者であれば本発明の精神及び範囲から 逸脱することなく種々の変更、修正を行うことが可能な ことは明らかであろう。

[0099]

【発明の効果】本発明を実施することにより、回路の内部の信号を高精度で高周波まで観測できるので、回路の試験、検査、解析、診断において本発明は有益である。 特に以下の諸点において効果が大である。

【0100】本発明の一つの効果は、プロービングする対象がピア(貫通孔)、パッド、及びテストポイントに限定されないということである。本発明のプローブによれば、トレースやソルダレジストあるいはコンフォーマルコーティングの下層にある他の部分に対してもプロービングすることができる。さらに、メカニカルジグまたはロボット式プローブボジショナを用いるならば、細過ぎるか、密接し過ぎるために手作業あるいは従来の探針ベッド(剣山)式プロービングが不可能な部分でもプロービングすることができる。

【0 1 0 1】本発明のもう一つの効果は、信号捕捉のために物理的接触が不要なことである。そのために、コンフォールマルコーティングし、ソルダマスクした汚れているPCBであっても、十分な信頼性をもってプロービングすることが可能である。実際、多層PCBの内層にしかないトレースであっても、導電性の平面またはトレースが間に介在していなければ、基板の表面から容量結合によってプロービングすることができる。

【0102】本発明のさらにもう一つの効果は、フロープの入力インピーダンスが非常に高いため、プロービン 30 グ中の回路に与える負荷の作用を最小限に抑えることができるということである。

【0103】本発明のもう一つの効果は、高周波試験信号(例えば、エッジ部の期間が1nsecの100MH 2方形波)を取出すことができるということである。

【図面の簡単な説明】

【図1】本発明の一実施例のプロック図である。

【図2A】試験のため集録されるべきデイジタル信号の 1例の波形図である。

【図2B】結合容量を介して微分された図2Aの信号の 40 波形例を示す図である。

【図2C】図2Bの信号が再生回路により再生された信号の波形図である。

【図3】本発明の一実施例の容量結合プローブを被測定 I Cに接続した状態を示す斜視図である。

【図4】プローブチップの活性領域を説明するための図である。

【図 5 A】本発明の一実施例でのプロープチップの斜視 図である。

【図5B】図5Aのプローブチップの断面図である。

22 【図 6 A】本発明の第 2 の実施例のプロープチップの断 面図である。

【図6B】本発明の第3の実施例のプロープチップの断面図である。

【図7】本発明の第4の実施例のプロープチップの断面 図及び底面図である。

【図8A】本発明の第5の実施例のプロープチップの側面図である。

【図8B】本発明の第5の実施例のプローブチップの正面図である。

【図8C】本発明の第5の実施例のプローブチップの底面図である。

【図9A】本発明の第6の実施例のプロープチップの底面図である。

【図9B】本発明の第6の実施例のプローブチップの斜視図である。

【図9C】本発明の第6の実施例のプロープチップの変形実施例の斜視図である。

【図10】本発明の第7の実施例のプロープチップの斜 20 視図とプロービングされるICの1部分を示す図であ る。

【図11】プローブボディ108内でのバッファ/増幅器106の位置を示すための図である。

【図12】増幅器106の周波数特性のボード線図(利)得/田線を示す)である。

【図13】増幅器106の一実施例の概略回路図である

【図14】再生回路110の一実施例の概略回路図である。

30 【図15A】従来技術によるオーミック接触式能動型オシロスコーププローブ1500の断面図である。

【図15B】図15Aのプローブに本発明を適用して非接触プローブに変換したものの断面図である。

【図16】自動化PCB試験システムのプロック図である。

【符号の説明】

101:アナログ信号あるいはデイジタル信号

102: (容量結合) プローブ

103:結合容量

104, 104a, 104b, 104c, 104d, 1

04e, 104f, 10 .

4g:プローブチップ

106:増幅器 (バッファ/増幅器)

108,806:プローブボディ

110:再生回路

302, 802: I Cチップ

304,804:1/0ピン

306:内部導体

308:シールド

50 310,614b:検出端

402, 404:トレース

406:シールド308と内部導体306間のスペース

502,616:成端リング

504:絶縁層

604:プロープチップの上部606:プロープチップの下部

610a, 610b: 絶縁保護キャップ

612:周滯

808:切り欠き部

1001, ...1004: I/Oリード

1600:自動化PCB試験システム


24


1602:BUT


1603:エッジコネクタ


1610:ハンド・ヘルドプローブ


【図1】














【図13】



【図15B】



【図16】



フロントページの続き

(72)発明者 ジョン・イー・マクダーミット アメリカ合衆国コロラド州ラブランド,ス プリング・グレード 8520

(72)発明者 ロナルド・ジェー・パイファー アメリカ合衆国コロラド州フォート・コリ

ンズ, パークウエイ・コート 512 (72)発明者 エド・オー・シュロッツハウアー アメリカ合衆国コロラド州ラプランド, シ エリダン・アベニュー 4319